-
-
...a);
disp('Text file write done');disp(' ');
fclose(fid);
% fpga4student.com FPGA projects, Verilog projects, VHDL projects在以下“ parameter.v”文件中选择图像处理操作。 要更改处理操作，只需切换注释行即可。/***************************************/
/*******...
-
-
利用opendss的com口，对opendss调用进行潮流计算 clear all;
clc;
DSSObj = actxserver('OpenDSSEngine.DSS');
if ~DSSObj.Start(0),
disp('Unable to start the OpenDSS Engine');
return
end
&n...
-
-
...的Verilog代码；如想了解的更多请下载附件。// fpga4student.com
// FPGA projects, VHDL projects, Verilog projects
// Verilog code for full adder
// Behavioral code for full adder
module Full_Adder_Behavioral_Verilog(
input X1, X2, Cin,
output S, Cout
)...
-
-
...码器的Verilog代码；想了解更多请下载附件。// fpga4student.com: FPGA projects, Verilog projects, VHDL projects
// Verilog code for decoder
// 5-input AND gate
module AND_5_input(g,a,b,c,d,e);
output g;
input a,b,c,d,e;
and #(50) and1(f1,a,b,c,d),
&...
-
-
...完整Verilog代码；如需了解更多请下载附件。// fpga4student.com FPGA projects, VHDL projects, Verilog project
module aclock (
input reset, /* Active high reset pulse, to set the time to the input hour and minute (as defined by the H_in1, H_in0, M_in1, and M_in0 inputs) an...
-
-
...（EPRI）开发的开源配电系统仿真工具。 用户可以在使用COM接口的同时使用OpenDSS仿真任何配电网系统（有关详细信息，请参见OpenDSS手册）。 在这里，OpenDSS使用Matlab COM接口用于配电系统的潮流计算。 以下讲述了从安装到openDSS潮...
-
-
...ibrary IEEE;
use IEEE.STD_LOGIC_1164.ALL;
-- VHDL project: VHDL code for comparator
-- fpga4student.com FPGA projects, Verilog projects, VHDL projects
entity comparator is
port (
clock: in std_logic;
-- clock for synchronization...
-
-
...的直流输电系统实例并初始化hvdc = Model.HVDC();hvdc.init(dcm_com());% 两个换流站分别加交流电压hvdc.render(1.032, 1.061);% 运行完成后可调用 hvdc.toString() 并打印获取结果交直流潮流目前仅支持交替求解, 有 bug% 创建稳态分析实例ss = Model.Stea...
-
-
...的两种基本方式的一种，另一种是通过组建对象模型（ COM）接口 。在随后将会介绍这种方式，更多的细节在OpenDSS 用户手册（OpenDSS Manual）。应该指出的是GUI更是一个辅助电路分析生成，调试代码的工具,而不是取代代码编程。...
-
-
import os
import time
import requests
class CommentPhotoCrawler(object):
"""
微博评论图片爬虫
"""
def __init__(self, sleep_time=2):
"""
&n...
