为您找到约 120 条结果，搜索耗时：0.0086秒

具有邮件功能并在数据库中存储数据的联系表

...; <input type="text" name="name" class="user" placeholder="Johne" autocomplete="off" required> <h4>your phone number</h4> <input type="text" name="phonenumber" class="phone" placeholder="0900.234.145678" maxlength="10" required autocomplete="off"> <h4>your email ad...

OpenDSSG

...，那么你只需要懂delphi代码，加入代码，当然它也提供了COM接口，你可以任意调用它所有一些输出结果，可以任意更改输入参数，多次进行潮流计算，并且可以修改变量一些数据，用起来，可以说一个字，"爽"。如果你对发电机...

指纹测试

...类：CryptoObjectHelper使用：manageer = new FingerPrintHelper(this, "com.test.colin.fingerprinttest.fingerprint_authentication_key");构造方法有两个参数：第一个是 Context，第二个是生成秘钥的Key的名字。建议使用包名+fingerprint_authentication_key首先先使用chec...

带testbench的计数器的Verilog代码

...多请下载附件。// FPGA projects using Verilog/ VHDL // fpga4student.com: FPGA projects, Verilog projects, VHDL projects // Verilog code for up counter module up_counter(input clk, reset, output[3:0] counter     ); reg [3:0] counter_up; // up counter always @(posedge clk o...

辅助功能样本

...yService; import android.view.accessibility.AccessibilityEvent; import com.accessibility.utils.AccessibilityLog; public class AccessibilitySampleService extends AccessibilityService { @Override protected void onServiceConnected() { super.onServiceConnected(); } ...

opendss时序分析

...用说明： 1.修改路径Matlab_OpenDSS_interface.m， 在DSSText.Command='Compile "C:\Users\Administrator\Downloads\Quasi-static Time-series Analysis\Quasi-Static Time-series Analysis (10.16.2019)\Master.dss"';  2. 直接在matlab运行 Matlab_OpenDSS_interface.m3. 需要等...

IO口百态，请细细品鉴！

...电路输出电流通道。上拉电阻的主要应用：当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。OC门电路要输出“1”时需要...

HPC-X v2.6

...XPMEMRoCETCP协议CUDA有关UCX的更多信息，请参阅https://github.com/openucx/ucx和http://www.openucx.org/

D触发器的Verilog代码

...请下载附件。// FPGA projects using Verilog/ VHDL // fpga4student.com // Verilog code for D Flip FLop // Verilog code for rising edge D flip flop module RisingEdge_DFlipFlop(D,clk,Q); input D; // Data input input clk; // clock input output Q; // output Q always @(posedge clk) beg...

比较器的Verilog代码

...件。// FPGA projects using Verilog/ VHDL   // fpga4student.com : FPGA projects, Verilog projects, VHDL projects  // Verilog code for 2-bit comparator    module comparator(input [1:0] A,B, output A_less_B, A_equal_B, A_greater_B);   wire tmp1,tmp2,tmp3...