为您找到约 120 条结果，搜索耗时：0.0076秒

选择器的Verilog代码

...器的Verilog代码；如想了解更多请下载附件。// fpga4student.com: FPGA projects, Verilog projects, VHDL projects // Verilog project: Verilog code for Multiplexer // Verilog code for 2x32-to-32 Multiplexer module mux2x32to32( DataOut,Data0, Data1, Select); output [31:0] DataOut; // D...

带测试平台的计数器的VHDL代码

...IGNED.ALL; -- FPGA projects using Verilog code VHDL code -- fpga4student.com: FPGA projects, Verilog projects, VHDL projects -- VHDL project: VHDL code for counters with testbench  -- VHDL project: VHDL code for up counter   entity UP_COUNTER is     Port ( clk: ...

MLNX ofed驱动安装

...FED的可用版本）。 使用以下格式： # wget http://www.mellanox.com/downloads/ofed/MLNX_OFED-<version>/MLNX_OFED_LINUX-<version>-<distribution>-<arch>.tgz . 例如，对于MLNX_OFED v3.4-2.x.x.x，RHEL7.2和x86 CPU架构，请使用：# wget http://www.mellan...

数控云台master

...UN (1<<OVR) #define DATA_REGISTER_EMPTY (1<<UDRE) #define RX_COMPLETE (1<<RXC) #define sysInitLcd 0  // USART Receiver buffer #define RX_BUFFER_SIZE 8 char rx_buffer[RX_BUFFER_SIZE]; unsigned char rx_wr_index,rx_rd_index,rx_counter; // This flag is set on USART Receive...

Infiniband 网卡驱动安装的坑

... 1.登录官网选择适合操作系统的驱动版本https://www.mellanox.com/products/ethernet-drivers/linux/mlnx_en 注意：这里需要注意一下ConnectX-3 Pro以及ConnectX-3 的硬件 在 5.x-x.x.x.x版本的驱动中就不再支持了； 因此这里需要下载LTS 版本的驱动 2....

基于深度学习电力负荷预测

...行测量。[数据集和说明]个人+住所+电+电+功耗）。-** GEFCom 2014 **：每小时消费量数据来自ISO新英格兰（总消费量）。[数据集和说明]（http://blog.drhongtao.com/2017/03/gefcom2014-load-forecasting-data.html），使用DTS，您可以以多种不同的方式...

算术逻辑单元（ALU）的Verilog代码

...Testbench Verilog代码；想了解更多请下载附件。// fpga4student.com: FPGA projects, Verilog projects, VHDL projects // Verilog project: Verilog code for ALU // by FPGA4STUDENT  `timescale 1ns / 1ps  module tb_alu; //Inputs  reg[7:0] A,B;  reg[3:0] ALU_Sel; //O...

VHDL中的完整8位微控制器

...all;   USE ieee.std_logic_unsigned.all;  --fpga4student.com FPGA projects, Verilog projects, VHDL projects  -- VHDL project: VHDL code for 8-bit Microcontroller  -- Submodule VHDL code: ALU  entity ALU is   port (      &nbs...

libnids-1[1].16.tar

...解透彻，源代码注释清晰，容易理解。读者可在www.cmpbook.com下载源代码。 本书供网络安全研究和开发人员以及网络安全爱好者阅读，也可以作为计算机网络和网络安全专业方面的教学参考书。

VHDL中的N位环形计数器

...载附件。library IEEE; use IEEE.STD_LOGIC_1164.ALL; -- fpga4student.com FPGA projects, VHDL projects, Verilog projects -- VHDL project: VHDL code for ring counter -- VHDL code for DFF entity DFF is    port(       Q : out std_logic;    ...