FPGA实现信号处理板
本信号处理板本信号处理板主要由FPGA芯片和CYUSB3.0 芯片组成,其中FPGA模块主要完成与相关外设的交互,CYUSB3.0主要完成协议数据的传输。 2.2.1 FPGA模块 处理流程: 1. 链路初始化: 在上位机完成USB固件的下载,并读取固件的信息状态描述后,通过上电复位或者手动复位,通过串口发送0X55给上位机,表明链路打通,一次握手成功。 2. 超声波发射与AD数据接收:在收到上位机通过串口发送的0X02指令后,开启(START),发送超声方波信号,
应用介绍
本信号处理板,本信号处理板主要由FPGA芯片和CYUSB3.0 芯片组成,其中FPGA模块主要完成与相关外设的交互,CYUSB3.0主要完成协议数据的传输。 2.2.1 FPGA模块 处理流程: 1. 链路初始化: 在上位机完成USB固件的下载,并读取固件的信息状态描述后,通过上电复位或者手动复位,通过串口发送0X55给上位机,表明链路打通,一次握手成功。 2. 超声波发射与AD数据接收:在收到上位机通过串口发送的0X02指令后,开启(START),发送超声方波信号,(注:该START信号在处理过程被改变成包络信号)因为只是单阵元,所以就没有接收延迟聚焦的问题,但有皮肤表皮的客观实际和单阵元回波的时间消耗,所以在等到C_CORDIC_DELAY(1000)后,才开始AD数据的采集。
©版权声明:本文内容由互联网用户自发贡献,版权归原创作者所有,本站不拥有所有权,也不承担相关法律责任。如果您发现本站中有涉嫌抄袭的内容,欢迎发送邮件至: www_apollocode_net@163.com 进行举报,并提供相关证据,一经查实,本站将立刻删除涉嫌侵权内容。
转载请注明出处: apollocode » FPGA实现信号处理板
文件列表(部分)
名称 | 大小 | 修改日期 |
---|---|---|
register_ctrl_top.v | 0.73 KB | 2015-11-09 |
register_ctrl_top.v.bak | 0.57 KB | 2015-11-09 |
usb_gpif_ctrl.v | 1.63 KB | 2015-11-09 |
usb_gpif_ctrl.v.bak | 1.48 KB | 2015-11-09 |
usb_top.v | 0.75 KB | 2015-11-09 |
usb_top.v.bak | 0.71 KB | 2015-11-09 |
usb_uart.v | 1.60 KB | 2015-11-09 |
usb_uart.v.bak | 1.51 KB | 2015-11-09 |
adc_pll.xml | 1.10 KB | 2015-11-09 |
uart_fifo_64x128.qip | 0.18 KB | 2015-11-09 |
uart_fifo_64x128.v | 1.86 KB | 2015-11-09 |
usb_121pll.xml | 0.99 KB | 2015-11-09 |
usb_rd_fifo_32x512.qip | 0.18 KB | 2015-11-09 |
usb_rd_fifo_32x512.v | 1.90 KB | 2015-11-09 |
usb_wr_fifo_32x512.qip | 0.19 KB | 2015-11-09 |
usb_wr_fifo_32x512.v | 2.04 KB | 2015-11-09 |
AD9235.vhd | 0.41 KB | 2015-11-09 |
AD9235.vhd.bak | 0.41 KB | 2015-11-09 |
AD9634.vhd | 0.69 KB | 2015-11-09 |
AD9634.vhd.bak | 0.66 KB | 2015-11-09 |
ADC_DDIO.bsf | 0.90 KB | 2015-11-09 |
ADC_DDIO.cmp | 0.54 KB | 2015-11-09 |
ADC_DDIO.inc | 0.51 KB | 2015-11-09 |
ADC_DDIO.ppf | 0.26 KB | 2015-11-09 |
ADC_DDIO.qip | 0.18 KB | 2015-11-09 |
ADC_DDIO.vhd | 1.34 KB | 2015-11-09 |
ADC_DDIO_inst.vhd | 0.10 KB | 2015-11-09 |
ADS58C48.vhd | 0.86 KB | 2015-11-09 |
ADS58C48.vhd.bak | 0.87 KB | 2015-11-09 |
adc_pll_0002.qip | 0.15 KB | 2015-11-09 |
发表评论 取消回复