FPGA
  1. 首页
  2. 嵌入式
  3. FPGA

列表

使用Verilog HDL在FPGA上进行图像处理

此项目是使用Verilog HDL在FPGA上进行图像处理。该FPGA项目旨在详细显示如何使用Verilog处理图像，方法是在Verilog中读取输入位图图像（.bmp），在Verilog中处理并将处理后的结果写入输出位图图像。 提供了用于读取图像，图像处理和写入图像的完整Verilog代码。如想了解详情请下载附件。

2020-03-28

40
下载量

详细信息...

大小: 4KB

开发平台: windows,linux

FPGA

基于VHDL的可变占空比PWM发生器

此项目是基于VHDL的可变占空比PWM发生器。脉冲宽度调制（PWM）是一种非常流行的调制技术，主要用于控制传递到电机等电气设备的功率。附件中包括：基于VHDL的可变占空比PWM发生器代码、基于VHDL的可变占空比PWM发生器的测试平台代码：。想了解更多请下载附件。

2020-04-04

70
下载量

详细信息...

大小: 1KB

开发平台: windows,linux

FPGA

停车场系统的Verilog代码

此项目是停车场系统的Verilog代码。这个简单的项目是在Verilog中实现停车场系统。 停车场系统的Verilog代码已完整显示。在停车系统的入口处，有一个传感器被激活以检测车辆驶来。 触发传感器后，需要输入密码才能打开门。 如果输入的密码正确，则门将打开以允许车辆进入。否则，门仍被锁定。 如果当前汽车正驶入停车场，并被出口传感器检测到而另一辆汽车驶入，则门将被锁定，并要求即将驶来的汽车输入密码。

2020-03-29

82
下载量

详细信息...

大小: 41KB

开发平台: windows,linux

FPGA

Verilog和LogiSim中的Tic Tac Toe游戏

此项目是Verilog和LogiSim中的Tic Tac Toe游戏。井字游戏是一款非常受欢迎的纸笔游戏，采用3x3网格，可供两名玩家使用。 在对角线，垂直或水平行中留下前三个标记的玩家将赢得比赛。现在可以实现了Verilog和Logisim的Tic Tac Toe游戏。了解更多请下载附件。

2020-04-05

47
下载量

详细信息...

大小: 276KB

开发平台: windows,linux

FPGA

FPGA上数字时钟的VHDL代码

此项目是FPGA上数字时钟的VHDL代码。该VHDL项目是Verilog中数字时钟的VHDL版本代码。 数字时钟的VHDL代码可综合用于FPGA实现，并提供完整的VHDL代码。此附件中包括：简单的闹钟示意图、闹钟的完整Verilog代码、闹钟的Testbench Verilog代码、闹钟的仿真波形图。本人在预览区展示了简单的闹钟示意图和闹钟的仿真波形图；如需了解更多请下载附件。

2020-03-28

57
下载量

详细信息...

大小: 71KB

开发平台: windows,linux

FPGA

VHDL中的16位ALU设计

此项目是VHDL中的16位ALU设计。今天将介绍16位ALU设计的一部分；16位ALU是我在上个项目中介绍的协处理器中处理单元的核心组合组件。此VHDL项目中将提供16位ALU的完整VHDL代码以及测试平台（附件文件中）。了解更多请下载附件。

2020-04-08

118
下载量

详细信息...

大小: 40KB

开发平台: Quartus

FPGA

FIFO存储器的VHDL代码

此项目是FIFO存储器的VHDL代码。FIFO具有16个8位数据宽度级和五个状态信号，包括上溢，下溢，空，满和阈值。 通过在Xilinx ISIM上进行混合语言仿真，使用相同的Verilog测试平台代码验证FIFO存储器的VHDL代码。通过观察可以很容易地看到如何将数据写入FIFO以及如何从FIFO读取数据。 值得注意的是，状态信号（例如上溢，下溢，空，满）对于确定FIFO的正确性至关重要。

2020-04-01

74
下载量

详细信息...

大小: 2KB

开发平台: windows,linux

FPGA

用于VHDL中ECG去噪的低通FIR滤波器

此项目是用于VHDL中ECG去噪的低通FIR滤波器。在此VHDL项目中，在VHDL中实现了用于ECG去噪的简单低通FIR滤波器。 完整显示了FIR滤波器的VHDL代码。通过将Modelsim中的仿真结果与Matlab生成的正确结果进行比较，可以对FIR滤波器的VHDL代码进行仿真和验证。 显然，ECG数字信号处理中最关键的步骤之一就是噪声滤波，因为ECG信号受到许多不同来源（例如基线漂移，EMG干扰和电力线噪声）的干扰。

2020-03-31

62
下载量

详细信息...

大小: 1KB

开发平台: windows,linux

FPGA

全加法器的VHDL代码

此项目是全加法器的VHDL代码。在此VHDL项目中，提供了用于全加器的VHDL代码。 用于加法器的VHDL代码是通过使用行为和结构模型来实现的。全加法器具有三个输入X1，X2，进位Cin和两个输出S，进位Cout。附件中包括：使用结构模型的完整加法器的VHDL代码、使用行为模型的全加法器的VHDL代码。如想了解的更多请下载附件。

2020-04-01

251
下载量

详细信息...

大小: 0KB

开发平台: windows,linux

FPGA

高速serders设计与应用

高速serders设计与应用，高速serders设计与应用，在作者的职业生涯中，芯片设计的一个方面（也许是唯一的方面）没有改变，这就是摩尔定律，该定律要求可以在芯片上制造的电路数量大大增加。芯片封装技术的密度没有同硅密度相同的速度增长，这导致高速Serdes（HSS）器件成为几乎所有芯片设计中固有的一部分.

2020-09-30

0
下载量

详细信息...

大小: KB

开发平台: book

FPGA

微信捐赠

微信扫一扫体验

 立即
上传 返回
顶部