FPGA
  1. 首页
  2. 嵌入式
  3. FPGA

列表

高速serders设计与应用

高速serders设计与应用，高速serders设计与应用，在作者的职业生涯中，芯片设计的一个方面（也许是唯一的方面）没有改变，这就是摩尔定律，该定律要求可以在芯片上制造的电路数量大大增加。芯片封装技术的密度没有同硅密度相同的速度增长，这导致高速Serdes（HSS）器件成为几乎所有芯片设计中固有的一部分.

2020-09-30

0
下载量

详细信息...

大小: KB

开发平台: book

FPGA

用于16位单周期MIPS处理器的Verilog代码

此项目是用于16位单周期MIPS处理器的Verilog代码。在此项目中，Verilog HDL中实现了16位单周期MIPS处理器。 MIPS是一种RISC处理器，在许多大学中，与计算机组织和体系结构相关的学术课程广泛使用了MIPS。在完成MIPS处理器的设计之后，可以很容易地为MIPS处理器编写Verilog代码。想了解更多请下载附件。

2020-04-01

62
下载量

详细信息...

大小: 2KB

开发平台: windows

FPGA

带testbench的计数器的Verilog代码

此项目是带testbench的计数器的Verilog代码。在该项目中，将展示带有测试平台的计数器的Verilog代码，包括递增计数器，递减计数器，递增-递减计数器和随机计数器。附件中包括：计数器的Verilog代码、计数器的Verilog测试平台代码、计数器的Verilog代码、计数器的Verilog测试平台代码、上下计数器的Verilog代码、上下计数器的Verilog测试平台代码等等。了解更多请下载附件。

2020-04-02

179
下载量

详细信息...

大小: 1KB

开发平台: windows,linux

FPGA

Xilinx S6系列官方资料

Xilinx S6系列官方资料

2021-02-19

4
下载量

详细信息...

大小: 24820KB

开发平台: book

FPGA

VHDL中的移位器设计

此项目是VHDL中的移位器设计。在此VHDL项目中，将在VHDL中实现一个具有移位和旋转数据能力的移位器，该移位器主要用于密码的置换和转置。 VHDL移位器是即将到来的协处理器处理单元中的关键组件。 快速移位和旋转功能对于密码应用至关重要。了解更多请下载附件。

2020-04-08

246
下载量

详细信息...

大小: 49KB

开发平台: Quartus

FPGA

D触发器的Verilog代码

此项目是D触发器的Verilog代码。D触发器是数字逻辑电路中的基本组件。 此项目中提供了D触发器的Verilog代码。 实现了两种类型的D型触发器，即上升沿D型触发器和下降沿D型触发器。附件文件中包括：上升沿D型触发器的Verilog代码、带有同步复位的上升沿D触发器的Verilog代码、具有异步复位高电平的上升沿D触发器的Verilog代码、具有异步复位低电平的上升沿D触发器的Verilog代码等等。了解更多请下载附件。

2020-04-01

44
下载量

详细信息...

大小: 0KB

开发平台: windows,linux

FPGA

D触发器的VHDL代码

此项目是D触发器的VHDL代码。该项目介绍了D型触发器的VHDL代码。  D触发器有几种类型，例如高级异步复位D触发器，低级异步复位D触发器，同步复位D触发器，上升沿D触发器，下降沿D触发器。 触发器，在此VHDL项目中的VHDL中实现。附件中包括：上升沿D型触发器的VHDL代码、具有同步复位的上升沿D触发器的VHDL代码、具有异步复位高电平的上升沿D触发器的VHDL代码等等。了解更多请下载附件。

2020-04-01

95
下载量

详细信息...

大小: 0KB

开发平台: windows,linux

FPGA

FPGA上的Verilog车牌识别

此项目是FPGA上的Verilog车牌识别。牌照许可证识别系统在Matlab中实现，然后使用Verilog在FPGA Xilinx Spartan-6上实现。本人在下方展示了一部分测试车牌识别系统Verilog代码；如想了解得更详细请下载附件。

2020-03-28

141
下载量

详细信息...

大小: 1KB

开发平台: windows,linux

FPGA

Verilog中的32位无符号除法器

此项目是Verilog中的32位无符号除法器。在该项目中，使用结构模型和行为模型在Verilog中实现了32位无符号除法器。 分频器的Verilog代码是可综合的，可以在FPGA上实现。附件中包括：32位无符号除法器的结构模型Verilog代码、32位无符号除法器的行为模型Verilog代码、结构分隔器的Verilog测试平台代码、行为分隔器的Verilog测试平台代码、分频器的仿真波形。

2020-03-31

128
下载量

详细信息...

大小: 2KB

开发平台: windows,linux

FPGA

使用VHDL的矩阵乘法设计

此项目是[完整的VHDL代码]使用VHDL的矩阵乘法设计。介绍了用于矩阵乘法的VHDL代码。 该VHDL项目在开发和实现可综合的矩阵乘法器内核，该内核能够对32x32大小的矩阵执行矩阵计算。矩阵的每个分量都是16位无符号整数。 该内核在Xilinx FPGA Spartan-6 XC6SLX45-CSG324-3上实现。 行为和路由后验证均已完成。 仿真结果与Matlab实现结果进行了精确比较。想了解更多请下载附件。

2020-03-30

100
下载量

详细信息...

大小: 94KB

开发平台: windows,linux

FPGA

微信捐赠

微信扫一扫体验

 立即
上传 返回
顶部