FPGA
  1. 首页
  2. 嵌入式
  3. FPGA

列表

D触发器的VHDL代码

此项目是D触发器的VHDL代码。该项目介绍了D型触发器的VHDL代码。  D触发器有几种类型，例如高级异步复位D触发器，低级异步复位D触发器，同步复位D触发器，上升沿D触发器，下降沿D触发器。 触发器，在此VHDL项目中的VHDL中实现。附件中包括：上升沿D型触发器的VHDL代码、具有同步复位的上升沿D触发器的VHDL代码、具有异步复位高电平的上升沿D触发器的VHDL代码等等。了解更多请下载附件。

2020-04-01

95
下载量

详细信息...

大小: 0KB

开发平台: windows,linux

FPGA

D触发器的Verilog代码

此项目是D触发器的Verilog代码。D触发器是数字逻辑电路中的基本组件。 此项目中提供了D触发器的Verilog代码。 实现了两种类型的D型触发器，即上升沿D型触发器和下降沿D型触发器。附件文件中包括：上升沿D型触发器的Verilog代码、带有同步复位的上升沿D触发器的Verilog代码、具有异步复位高电平的上升沿D触发器的Verilog代码、具有异步复位低电平的上升沿D触发器的Verilog代码等等。了解更多请下载附件。

2020-04-01

44
下载量

详细信息...

大小: 0KB

开发平台: windows,linux

FPGA

VHDL中的移位器设计

此项目是VHDL中的移位器设计。在此VHDL项目中，将在VHDL中实现一个具有移位和旋转数据能力的移位器，该移位器主要用于密码的置换和转置。 VHDL移位器是即将到来的协处理器处理单元中的关键组件。 快速移位和旋转功能对于密码应用至关重要。了解更多请下载附件。

2020-04-08

246
下载量

详细信息...

大小: 49KB

开发平台: Quartus

FPGA

Xilinx S6系列官方资料

Xilinx S6系列官方资料

2021-02-19

4
下载量

详细信息...

大小: 24820KB

开发平台: book

FPGA

带testbench的计数器的Verilog代码

此项目是带testbench的计数器的Verilog代码。在该项目中，将展示带有测试平台的计数器的Verilog代码，包括递增计数器，递减计数器，递增-递减计数器和随机计数器。附件中包括：计数器的Verilog代码、计数器的Verilog测试平台代码、计数器的Verilog代码、计数器的Verilog测试平台代码、上下计数器的Verilog代码、上下计数器的Verilog测试平台代码等等。了解更多请下载附件。

2020-04-02

179
下载量

详细信息...

大小: 1KB

开发平台: windows,linux

FPGA

用于16位单周期MIPS处理器的Verilog代码

此项目是用于16位单周期MIPS处理器的Verilog代码。在此项目中，Verilog HDL中实现了16位单周期MIPS处理器。 MIPS是一种RISC处理器，在许多大学中，与计算机组织和体系结构相关的学术课程广泛使用了MIPS。在完成MIPS处理器的设计之后，可以很容易地为MIPS处理器编写Verilog代码。想了解更多请下载附件。

2020-04-01

62
下载量

详细信息...

大小: 2KB

开发平台: windows

FPGA

高速serders设计与应用

高速serders设计与应用，高速serders设计与应用，在作者的职业生涯中，芯片设计的一个方面（也许是唯一的方面）没有改变，这就是摩尔定律，该定律要求可以在芯片上制造的电路数量大大增加。芯片封装技术的密度没有同硅密度相同的速度增长，这导致高速Serdes（HSS）器件成为几乎所有芯片设计中固有的一部分.

2020-09-30

0
下载量

详细信息...

大小: KB

开发平台: book

FPGA

Verilog HDL中的延迟计时器（LS7212）

此项目是Verilog HDL中的延迟计时器（LS7212）。该项目是在Verilog HDL中实现可编程数字延迟计时器。实现的数字延迟计时器是CMOS IC LS7212，它将产生可编程延迟。延迟计时器基本上具有4种操作模式：单次（OS），延迟操作（DO），延迟释放（DR），双延迟（DD）。 这四种模式将通过输入mode_a和mode_b选择。附件文件包括：可编程数字延迟计时器LS7212的Verilog代码和延迟计时器的Testbench Verilog代码。

2020-03-31

70
下载量

详细信息...

大小: 1KB

开发平台: windows,linux

FPGA

全加法器的VHDL代码

此项目是全加法器的VHDL代码。在此VHDL项目中，提供了用于全加器的VHDL代码。 用于加法器的VHDL代码是通过使用行为和结构模型来实现的。全加法器具有三个输入X1，X2，进位Cin和两个输出S，进位Cout。附件中包括：使用结构模型的完整加法器的VHDL代码、使用行为模型的全加法器的VHDL代码。如想了解的更多请下载附件。

2020-04-01

251
下载量

详细信息...

大小: 0KB

开发平台: windows,linux

FPGA

VHDL中的16位ALU设计

此项目是VHDL中的16位ALU设计。今天将介绍16位ALU设计的一部分；16位ALU是我在上个项目中介绍的协处理器中处理单元的核心组合组件。此VHDL项目中将提供16位ALU的完整VHDL代码以及测试平台（附件文件中）。了解更多请下载附件。

2020-04-08

118
下载量

详细信息...

大小: 40KB

开发平台: Quartus

FPGA

微信捐赠

微信扫一扫体验

 立即
上传 返回
顶部