FPGA

Verilog中的流水线MIPS处理器(第3部分)

此项目是Verilog中的流水线MIPS处理器(第3部分)。该项目将展示32位流水线MIPS处理器的Verilog代码。 在第2部分中,我介绍了单周期MIPS数据路径的所有Verilog代码。在这一部分中,添加了流水线寄存器以完成流水线MIPS处理器。 将提供完整的32位流水线MIPS处理器的Verilog代码。在将流水线寄存器,转发单元,停顿控制单元和刷新控制单元添加到单周期数据路径后,转发,停转控制和冲洗控制单元旨在解决流水线MIPS处理器中的数据并控制危害。

2020-04-01

168
下载量

选择器的Verilog代码

此项目是选择器的Verilog代码。多路选择器是数字电路中主要的组合逻辑组件之一。 多路选择器用于选择许多不同的数字输入之一,并根据控制信号转发到输出。在此Verilog项目中,介绍了用于多路复用器(例如2对1多路选择器,2x5至5多路选择器和2x32至32多路选择器)的Verilog代码。了解更多请下载附件。

2020-04-05

103
下载量

VHDL中的完整8位微控制器

此项目是VHDL中的完整8位微控制器。在此VHDL项目中,介绍了微控制器的VHDL代码。 8位微控制器是作为完整设计而设计,实现和操作的,用户可以使用汇编语言对微控制器进行编程。完成设计后,微控制器将在FPGA DE0纳米板上实现。如想了解得更多请下载附件。

2020-03-31

100
下载量

Verilog HDL中的基本数字逻辑组件

此项目是Verilog HDL中的基本数字逻辑组件。在此Verilog项目中,面向初学者的数字逻辑设计中的基本模块(如D触发器,加法器,ALU,寄存器,存储器,多路复用器,解码器,计数器等)已实现。附件文件中包括:完整加法器的Verilog代码、D触发器的Verilog代码、4位计数器的Verilog代码、线性反馈移位寄存器的Verilog代码、ALU的Verilog代码、多路复用器的Verilog代码等等。

2020-03-31

79
下载量

如何将文本文件或图像加载到FPGA中

此项目是如何将文本文件或图像加载到FPGA中。该项目介绍了两种使用Verilog或VHDL将文本文件或图像加载到FPGA中进行图像处理的方法。 对于实时FPGA图像处理项目中的功能验证,真的非常有用。第一种方法是通过使用Verilog / VHDL代码读取二进制/十六进制文件将文本文件或图像加载到内存中。第二种方法是将其初始化为块存储器的初始值。

2020-03-28

17
下载量

密码协处理器设计

此项目是VHDL中的密码协处理器设计。在此VHDL项目中,在VHDL中设计和实现了用于密码应用程序的完整协处理器。如先前的Verilog / VHDL项目中所述,协处理器提供了针对安全性的标准指令和专用功能单元。 协处理器是在VHDL中设计和实现的,而ALU单元中的N位加法器是在Verilog中实现的。了解更多请下载附件。

2020-04-08

57
下载量

Verilog中的N位加法器设计

此项目是Verilog中的N位加法器设计。下一个Verilog / VHDL项目是专门为密码应用程序设计的完整协处理器。 协处理器具有标准指令和专用于安全性的专用功能单元。 协处理器主要在VHDL中实现,但N位加法器在Verilog中设计。这个项目介绍了为协处理器设计的N位加法器的Verilog代码。 N位加法器的Verilog代码是通过使用结构建模来完成的。了解更多请下载附件。

2020-04-08

22
下载量

解码器的Verilog代码

此项目是解码器的Verilog代码。解码器是数字电路中的主要组合组件之一。 解码器主要用于存储器地址解码和数据多路分解。在此Verilog项目中,提供了用于解码器的Verilog代码。 解码器用于内存地址解码。了解更多请下载附件。

2020-04-05

42
下载量

FPGA例程包14例资料

此文档是FPGA例程包14例资料。 文档中介绍了8位动态显示、8位优先编码器、44矩阵键盘8位动太显示、乘法器、多路选择器、二进制转BCD码。

2021-03-19

3
下载量

基于FPGA的四阶IIR数字滤波器

此文档是基于FPGA的四阶IIR数字滤波器。 采用 FPGA 实现四阶IIR数字滤波器 ,通过两个二阶节级联构成数字椭圆低通滤波器 。通带内波纹小于 0.1dB,阻带衰减大于 32dB。

2021-04-20

11
下载量

微信捐赠

微信扫一扫体验

立即
上传
返回
顶部