FPGA
  1. 首页
  2. 嵌入式
  3. FPGA

列表

带测试平台的计数器的VHDL代码

此项目是带测试平台的计数器VHDL代码。在此VHDL项目中，计数器在VHDL中实现。 计数器的测试台VHDL代码也与仿真波形一起显示。附件中包括：递增计数器的VHDL代码、递增计数器的Testbench VHDL代码、减计数器的VHDL代码、递减计数器的Testbench VHDL代码、上下计数器的VHDL代码、向下计数器的Testbench VHDL代码等等。了解更多请下载附件。

2020-04-05

102
下载量

详细信息...

大小: 178KB

开发平台: windows,linux

FPGA

Verilog中的流水线MIPS处理器（第3部分）

此项目是Verilog中的流水线MIPS处理器（第3部分）。该项目将展示32位流水线MIPS处理器的Verilog代码。 在第2部分中，我介绍了单周期MIPS数据路径的所有Verilog代码。在这一部分中，添加了流水线寄存器以完成流水线MIPS处理器。 将提供完整的32位流水线MIPS处理器的Verilog代码。在将流水线寄存器，转发单元，停顿控制单元和刷新控制单元添加到单周期数据路径后，转发，停转控制和冲洗控制单元旨在解决流水线MIPS处理器中的数据并控制危害。

2020-04-01

168
下载量

详细信息...

大小: 4KB

开发平台: windows,linux

FPGA

密码协处理器设计

此项目是VHDL中的密码协处理器设计。在此VHDL项目中，在VHDL中设计和实现了用于密码应用程序的完整协处理器。如先前的Verilog / VHDL项目中所述，协处理器提供了针对安全性的标准指令和专用功能单元。 协处理器是在VHDL中设计和实现的，而ALU单元中的N位加法器是在Verilog中实现的。了解更多请下载附件。

2020-04-08

57
下载量

详细信息...

大小: 142KB

开发平台: Quartus

FPGA

Verilog HDL中的基本数字逻辑组件

此项目是Verilog HDL中的基本数字逻辑组件。在此Verilog项目中，面向初学者的数字逻辑设计中的基本模块（如D触发器，加法器，ALU，寄存器，存储器，多路复用器，解码器，计数器等）已实现。附件文件中包括：完整加法器的Verilog代码、D触发器的Verilog代码、4位计数器的Verilog代码、线性反馈移位寄存器的Verilog代码、ALU的Verilog代码、多路复用器的Verilog代码等等。

2020-03-31

79
下载量

详细信息...

大小: 2KB

开发平台: windows,linux

FPGA

非线性查找表

此项目是VHDL中的非线性查找表。在该VHDL项目中，在VHDL中实现了非线性查找表，该表用于即将来临协处理器的哈希函数中。哈希算法中使用的非线性运算利用并行的4位非线性运算，其中输入半字节（4位）被映射到另一个非线性4位值。了解更多请下载附件。

2020-04-08

157
下载量

详细信息...

大小: 58KB

开发平台: Quartus

FPGA

基于FPGA多通道采样系统设计论文资料

此文档是基于FPGA多通道采样系统设计论文资料。 文档开始介绍了多通道系统的组成部分，然后分别介绍了各个组成部分的原理和设计方法,其中重点介绍了FPGA软件设计部分。还对当前十分流行的基于FPGA的设计技术作了简单的阐述，最后对系统的调试和应用作了简短的说明。

2021-05-15

14
下载量

详细信息...

大小: 552KB

开发平台: book

FPGA

FPGA例程包14例资料

此文档是FPGA例程包14例资料。 文档中介绍了8位动态显示、8位优先编码器、44矩阵键盘8位动太显示、乘法器、多路选择器、二进制转BCD码。

2021-03-19

3
下载量

详细信息...

大小: 2698KB

开发平台: windows,linux

FPGA

解码器的Verilog代码

此项目是解码器的Verilog代码。解码器是数字电路中的主要组合组件之一。 解码器主要用于存储器地址解码和数据多路分解。在此Verilog项目中，提供了用于解码器的Verilog代码。 解码器用于内存地址解码。了解更多请下载附件。

2020-04-05

42
下载量

详细信息...

大小: 26KB

开发平台: windows

FPGA

Verilog中的流水线MIPS处理器（第1部分）

此项目是Verilog中的流水线MIPS处理器（第1部分）。上次，发布了一个用于16位单周期MIPS处理器的Verilog代码，并且多次要求提供一个32位5级流水线MIPS处理器的Verilog代码。 单周期MIPS的第一个问题是浪费每个时钟周期仅使用每个功能单元一次的区域。 另一个严重的缺点是时钟周期由处理器中可能的最长路径确定。 因此，流水线式MIPS通过在一个时钟周期内利用大多数功能单元并通过增加指令吞吐量来提高性能来解决这些问题。

2020-04-01

110
下载量

详细信息...

大小: 4KB

开发平台: windows,linux

FPGA

Verilog中的流水线MIPS处理器（第2部分）

此项目是Verilog中的流水线MIPS处理器（第2部分）。该项目将展示用于32位5级流水线MIPS处理器的Verilog代码。在第1部分中，提供了单周期MIPS数据路径的Verilog代码。 现在，继续进行MIPS处理器ALU的设计和Verilog代码。附件文件包括：32位ALU的Verilog代码、数据存储器的Verilog代码、零扩展模块的Verilog代码等等。想了解更多请下载附件。

2020-04-01

80
下载量

详细信息...

大小: 3KB

开发平台: windows,linux

FPGA

微信捐赠

微信扫一扫体验

 立即
上传 返回
顶部