verilog
  1. 首页
  2. 嵌入式
  3. verilog

列表

FPGA仿真项目

是基于MCU的SoC。我们可以通过EDA工具进行仿真，并通过FPGA进行仿真。我们也可以在该平台上开发IP和软件。我们希望越来越多的开发人员使用T-Head构建开放的MCU生态系统。 IC设计和开发应该更快，更简单，更可靠

2020-06-25

2
下载量

详细信息...

大小: 1272KB

开发平台: linux

verilog

Modelsim仿真参考工具书

Modelsim仿真参考工具书

2021-02-19

4
下载量

详细信息...

大小: 47512KB

开发平台: book

verilog

verilog奇偶校验

此项目是奇偶校验，奇偶校验位于数据位之后，占1位，用于表示串口通信中的校验方式。该位有用户根据需要决定，有奇校验，偶校验二种。本人只展示了一部分代码，如想详细的了解请点击下方链接下载。

2020-03-11

33
下载量

详细信息...

大小: 1KB

开发平台: windows,linux

verilog

程序时序控制

此项目是介绍了延迟控制、边沿触发的事件控制、电平触发的时间控制、赋值语句中的内部时间控制、使用连续赋值语句为组合逻辑电路建模。只展示了延时控制的代码和输出结果及波形图。想了解的更多请下载附件。

2020-03-12

44
下载量

详细信息...

大小: 22KB

开发平台: windows,linux

verilog

Verilog UART模型

此项目是Verilog UART模型。注意事项：波特率模块采样脉冲式分频；接收模块仅在一个时刻采样，若需要考虑误码率可在状态机里插入0-1计数器。本人只展示了一部分代码，如果想详细的了解，请点击下方链接下载。

2020-03-08

21
下载量

详细信息...

大小: 1KB

开发平台: windows,linux

verilog

触发器和锁存器

此项目是触发器和锁存器。触发器被称为 ： 由两个真空管组成。虽然现在由逻辑门 (logic gates)组成的触发器很常见，但是在集成电路(intergrated circuits)中，这种元件及它的晶体管版本仍然也很常见。锁存器 latch 是一种基本电路单元,会影响到电路的时序性能,应该尽量避免使用,但出现锁存器造成设计和原始意图不符的情况,则是由于设计人员代码输入不正确造成的。

2020-03-11

43
下载量

详细信息...

大小: 0KB

开发平台: windows,linux

verilog

openMSP430

openMSP430，OpenMSP430是著名的TI公司的MSP430微控制器的verilog克隆。OpenMSP430内核被移植到所有的fpga上——xilinx、altera和actel，除了lattice fpga之外，这是verilog代码，这个项目将解决这个问题。

2020-06-26

3
下载量

详细信息...

大小: 8997KB

开发平台: windows,linux

verilog

Verilog使用方法介绍

此项目是Verilog使用方法介绍，Verilog是一种硬件描述语言（HDL）。硬件描述语言是用于描述数字系统的语言：例如，网络交换机，微处理器或存储器或简单触发器。

2020-03-08

37
下载量

详细信息...

大小: 0KB

开发平台: windows,linux

verilog

一个简易的电梯控制器

一个简易的电梯控制器# elevator 使用VHDL语言在FPGA开发板上开发的一个简易的电梯控制器 这个项目是我大一时的项目，当时经验不足，文档和注释很少，开发时没有使用版本管理工具。 但是这个项目在FPGA开发板上经过测试，可以完美运行，没有发现有bug.

2020-06-21

6
下载量

详细信息...

大小: 1676KB

开发平台: windows

verilog

设计与验证：Verilog HDL

设计与验证以实例讲解的方式对HDL语言的设计方法进行介绍。介绍了Verilog HDL语言的基本概念、设计流程、语法及建模方式等内容；主要讨论如何合理地使用Verilog HDL语言描述高性能的可综合电路介

2021-02-19

16
下载量

详细信息...

大小: 12226KB

开发平台: book

verilog

微信捐赠

微信扫一扫体验

 立即
上传 返回
顶部